岗位要求：

5，具备外设开发、问题排查、需求转化及独立编写技术文档能力；

5，测试与配合：配合设计部完成竞品及新品应用测试，制作推广Demo；协助生产部对接工厂调试测试程序、确认测试品质；

8，客户维护：与重点客户研发团队建立信任关系，挖掘新需求。

福利待遇：

1，薪资面议；

2，五天8小时制，周末双休；

3，依法享有法定节假日、年休假、婚假、丧假、病假等福利；

4，购买五险一金：包括基本医疗保险、养老保险、工伤保险、失业保险、生育保险、住房公积金；

5，每年定期调薪一次及年终奖金的发放；

6，每月设有全勤奖金200元；

7，公司提供住宿；

8，丰富的业余活动（下午茶，旅游，聚餐，年会等）；

9，公司提供广阔的技术平台，完善的培养体系和晋升机制；

10，工作环境优美，地理位置优越，地铁站口及公交站附近。

联系人：徐小姐

电话：0755-83190557

邮箱：xuyue@csc-ic.com

岗位要求：

1、电子信息工程与集成电路相关专业，本科及以上学历，3年以上ASIC全流程开发经验，主导过完整流片项目优先; 

2、精通Verilog/SystemVerilog，掌握RTL设计、综合（DC）、静态时序分析（STA）等全流程EDA工具; 

3、熟悉低功耗设计技术（如Power Gating、Multi-VDD），具备小面积电路优化经验（如门控时钟精简）; 

4、有自主问题解决能力，能独立完成从规格到量产的闭环开发; 

5、具备跨部门沟通技巧，能向团队清晰传递设计约束。

岗位职责                                                                                                 

1、主导芯片规格定义，根据场景需求制定PPA（性能、功能、面积）平衡的架构方案，输出设计约束文档； 

2、独立完成关键模块的微架构设计，明确时序收敛路径与低功耗策略； 

3、独立编写ETL代码并完成功能仿真，解决代码覆盖率与断言验证问题，输出验证报告；

4、指导版图设计团队完成布局布线，解决时序违例、串扰等后端问题，确保芯片面积与良率达标； 

5、与验证团队协作优化测试用例，提供调试支持（如异常根因分析）；

6、主导芯片测试方案制定（如ATE机台调试），分析量产失效案例并迭代设计（如ESD防护优化）；

7、编写技术规范、DFT（可测性设计）文档及问题排查手册，建立模块级IP复用库。

福利待遇                                              

1、薪资面议； 

2、五天8小时制，周末双休； 

3、依法享有法定节假日、年休假、婚假、丧假、病假等福利； 

4、购买五险一金：包括基本医疗保险（一档）、养老保险、工伤保险、失业保险、生育保险、住房公积金； 

5、每年定期调薪一次及年终奖金的发放； 

6、每月设有全勤奖金200元； 

7、公司提供住宿； 

8、丰富的业余活动（下午茶，旅游，聚餐，年会等）；每月都有生日会、下午茶，还有羽毛球，乒乓球活动，丰富员工业余生活； 

9、公司提供广阔的技术平台，完善的培养体系和晋升机制； 

10、工作环境优美，地理位置优越，地铁站口及公交站附近。

联系人：徐小姐

电话：0755-83190593

邮箱：xuyue@csc-ic.com